SMT基礎(chǔ)知識之焊盤結(jié)構(gòu)

    本文介紹，焊盤的基本概念及其有關(guān)的行業(yè)標(biāo)準(zhǔn)。
　　焊盤(land)，表面貼裝裝配的基本構(gòu)成單元，用來構(gòu)成電路板的焊盤圖案(land pattern)，即各種為特殊元件類型設(shè)計的焊盤組合。沒有比設(shè)計差勁的焊盤結(jié)構(gòu)更令人沮喪的事情了。當(dāng)一個焊盤結(jié)構(gòu)設(shè)計不正確時，很難、有時甚至不可能達到預(yù)想的焊接點。焊盤的英文有兩個詞：Land 和 Pad ，經(jīng)常可以交替使用；可是，在功能上，Land 是二維的表面特征，用于可表面貼裝的元件，而 Pad 是三維特征，用于可插件的元件。作為一般規(guī)律，Land 不包括電鍍通孔(PTH, plated through-hole)。旁路孔(via)是連接不同電路層的電鍍通孔(PTH)。盲旁路孔(blind via)連接最外層與一個或多個內(nèi)層，而埋入的旁路孔只連接內(nèi)層。

　　如前面所注意到的，焊盤Land通常不包括電鍍通孔(PTH)。一個焊盤Land內(nèi)的PTH在焊接過程中將帶走相當(dāng)數(shù)量的焊錫，在許多情況中產(chǎn)生焊錫不足的焊點。可是，在某些情況中，元件布線密度迫使改變到這個規(guī)則，最值得注意的是對于芯片規(guī)模的封裝(CSP, chip scale package)。在1.0mm(0.0394")間距以下，很難將一根導(dǎo)線布線通過焊盤的“迷宮”。在焊盤內(nèi)產(chǎn)生盲旁通孔和微型旁通孔(microvia)，允許直接布線到另外一層。因為這些旁通孔是小型和盲的，所以它們不會吸走太多的焊錫，結(jié)果對焊點的錫量很小或者沒有影響。

　　有許多的工業(yè)文獻出于IPC(Association Connecting Electronics Industries), EIA(Electronic Industry Alliance)和JEDEC(Solid State Technology Association)，在設(shè)計焊盤結(jié)構(gòu)時應(yīng)該使用。主要的文件是IPC-SM-782《表面貼裝設(shè)計與焊盤結(jié)構(gòu)標(biāo)準(zhǔn)》，它提供有關(guān)用于表面貼裝元件的焊盤結(jié)構(gòu)的信息。當(dāng)J-STD-001《焊接電氣與電子裝配的要求》和IPC-A-610《電子裝配的可接受性》用作焊接點工藝標(biāo)準(zhǔn)時，焊盤結(jié)構(gòu)應(yīng)該符合IPC-SM-782的意圖。如果焊盤大大地偏離IPC-SM-782，那么將很困難達到符合J-STD-001和IPC-A-610的焊接點。

　　元件知識(即元件結(jié)構(gòu)和機械尺寸)是對焊盤結(jié)構(gòu)設(shè)計的基本的必要條件。IPC-SM-782廣泛地使用兩個元件文獻：EIA-PDP-100《電子零件的注冊與標(biāo)準(zhǔn)機械外形》和JEDEC 95出版物《固體與有關(guān)產(chǎn)品的注冊和標(biāo)準(zhǔn)外形》。無可爭辯，這些文件中最重要的是JEDEC 95出版物，因為它處理了最復(fù)雜的元件。它提供有關(guān)固體元件的所有登記和標(biāo)準(zhǔn)外形的機械圖。

　　JEDEC出版物JESD30(也可從JEDEC的網(wǎng)站免費下載)基于封裝的特征、材料、端子位置、封裝類型、引腳形式和端子數(shù)量，定義了元件的縮寫語。特征、材料、位置、形式和數(shù)量標(biāo)識符是可選的。

封裝特征：一個單個或多個字母的前綴，確認諸如間距(pitch)和輪廓等特征。
封裝材料：一個單字母前綴，確認主體封裝材料。
端子位置：一個單字母前綴，確認相對于封裝輪廓的端子位置。
封裝類型：一個雙字母標(biāo)記，指明封裝的外形類型。
引腳新式：一個單字母后綴，確認引腳形式。
端子數(shù)量：一個一位、兩位或三位的數(shù)字后綴，指明端子數(shù)量。

　　表面貼裝有關(guān)封裝特性標(biāo)識符的一個簡單列表包括：
· E 擴大間距(>1.27 mm) 
· F 密間距(<0.5 mm)；限于QFP元件 
· S 收縮間距(<0.65 mm)；除QFP以外的所有元件。 
· T 薄型(1.0 mm身體厚度)

　　表面貼裝有關(guān)端子位置標(biāo)識符的一個簡單列表包括：
· Dual 引腳在一個正方形或矩形封裝相反兩側(cè)。 
· Quad 引腳在一個正方形或矩形封裝的四側(cè)。

　　表面貼裝有關(guān)封裝類型標(biāo)識符的一個簡單列表包括：
· CC 芯片載體(chip carrier)封裝結(jié)構(gòu) 
· FP 平封(flat pack)封裝結(jié)構(gòu) 
· GA 柵格陣列(grid array)封裝結(jié)構(gòu) 
· SO 小外形(small outline)封裝結(jié)構(gòu)

　　表面貼裝有關(guān)引腳形式標(biāo)識符的一個簡單列表包括：
· B 一種直柄或球形引腳結(jié)構(gòu)；這是一種非順應(yīng)的引腳形式 
· F 一種平直的引腳結(jié)構(gòu)；這是一種非順應(yīng)的引腳形式 
· G 一種翅形引腳結(jié)構(gòu)；這是一種順應(yīng)的引腳形式 
· J 一種“J”形彎曲的引腳結(jié)構(gòu)；這是一種順應(yīng)的引腳形式 
· N 一種無引腳的結(jié)構(gòu)；這是一種非順應(yīng)的引腳形式 
· S 一種“S”形引腳結(jié)構(gòu)；這是一種順應(yīng)的引腳形式

　　例如，縮寫詞F-PQFP-G208，描述0.5 mm(F)塑料(P)方形(Q)平面封裝(FP)，翅形引腳(G)，端子數(shù)量208。

　　對元件和板表面特征(即焊盤結(jié)構(gòu)、基準(zhǔn)點等)的詳細公差分析是必要的。IPC-SM-782解釋了怎樣進行這個分析。許多元件(特別是密間距元件)是嚴(yán)格公制單位設(shè)計的。不要為公制的元件設(shè)計英制的焊盤結(jié)構(gòu)。累積的結(jié)構(gòu)誤差產(chǎn)生不配合，完全不能用于密間距元件。記住，0.65mm等于0.0256"，0.5mm等于0.0197"。

　　在IPC-SM-782標(biāo)準(zhǔn)內(nèi)，每個元件與相應(yīng)的焊盤結(jié)構(gòu)組織在四個頁面中。結(jié)構(gòu)如下：

第一頁包括有關(guān)元件的通用信息，包括可應(yīng)用文件、基本結(jié)構(gòu)、端子或引腳數(shù)量、標(biāo)記、載體封裝格式、工藝考慮、和焊接阻力。
第二頁包括設(shè)計焊盤結(jié)構(gòu)所必須的元件尺寸，對于其它元件信息，參考EIA-PDP-100和95 出版物。

第三頁包括相應(yīng)焊盤結(jié)構(gòu)的細節(jié)與尺寸。為了產(chǎn)生最適合的焊接點條件，在這頁上描述的焊盤結(jié)構(gòu)是基于最大材料情況(MMC, maximum material condition)。使用最小材料情況(LMC, least material condition)時，尺寸可能影響焊接點的形成。

第四頁包括元件與焊盤結(jié)構(gòu)的公差分析。它也提供對于焊接點的形成應(yīng)該期望得到什么的詳細內(nèi)容。焊點強度受錫量的影響。在決定不使用基于MMC尺寸的焊盤結(jié)構(gòu)之前，應(yīng)該進行公差分析和焊接點評估。